

陶瓷瞬态电压抑制器 CTVS

通用技术信息

日期: 2014年7月

©爱普科斯(上海)产品服务有限公司版权所有。在未获得爱普科斯(EPCOS)预先许可的情况下,禁止复制、发行和传播本出版物及其包含的信息。

爱普科斯(EPCOS)是TDK集团成员



1 简介与定义

1.1 简介

尽管具有诸多优势,但是半导体技术的主要缺点之一就是固态设备在过压面前不堪一击。即便是能量非常低的电压脉冲都能产生干扰和损坏,有时甚至会造成严重后果。因此,随着电子设备的应用越来越广, 最佳过压或瞬态抑制能力就成为决定性的设计因素。

由于其应用灵活性和高可靠性,爱普科斯 (EPCOS) 陶瓷瞬态电压抑制器 (CTVS) 已经被证明是最佳保 护设备。借助于其极具吸引力的性价比,CTVS已经成为限制浪涌电压和电流以及吸收瞬态能量的理想 元件。

本文主要涉及以下CTVS产品:多层压敏电阻 (MLV)、ESD/EMI滤波器、CeraDiodes以及集成多层陶瓷电 容器 (MLCC) 的引线式瞬态电压/RFI抑制器 (SHCV)。用于汽车电子系统、浪涌保护(比如电信应用)、低钳位电压和高速应用的特殊型号元件使得整个产品系列更加完整。

此外,爱普科斯 (EPCOS) 还为配电应用提供了引线式盘压敏变阻器、模块式压敏电阻、带式压敏电阻和 气体放电管等产品。更多详情请访问官网www.epcos.com。

1.2 定义

陶瓷瞬态电压抑制器 (CTVS) 是一种具有对称V/l特征曲线 (图2) 的压敏电阻器, 其电阻会随着电压增大 而减小。

由于它们常被用作过压保护设备,因此在硅技术领域也被称为TVS (瞬态电压抑制器)。

压敏电阻和CeraDiodes的等效电路图符号如图1所示。

当与被保护电子设备或电路并联在一起之后,当电压上升到超过CTVS阈值(大小视具体型号而定)时, CTVS就会形成一个低电阻分流通道,从而避免瞬态过压继续增大。

VAR



图1 压敏电阻和CeraDiode电路图符号

VAR0017-R

MLV0108-X



1.3 防护等级



图2

CTVS防护等级

CTVS或VDR(压敏电阻)在开关模式下对电压的依赖性和防护等级可以近似由以下公式表示

Ι = Κ · V^α (等效电路1)

其中α表示"非线性"指数,这样就可以将其作为V/I特性曲线"陡度"的度量。

对于CTVS来说,可以产生大于30的α值。这就使其防护等级达到和齐纳二极管以及抑制二极管同样的 水平。卓越的电流处理能力加上快速响应时间,使它们几乎成为最佳的瞬态电压保护设备。



2 结构

2.1 多层CTVS (MLV、ESD/EMI滤波器以及CeraDiodes)

2.1.1 多层陶瓷本体

多层CTVS元件的本体由一叠嵌入式陶瓷/电极层组成 (如图3所示)。陶瓷层的厚度会对防护等级产生 影响。



图3 陶瓷多层元件(带印刷电极)的 结构

在陶瓷本体的有效容积内,有多个会影响脉冲吸收能力的内部电极层(相互重叠),如图4所示。内部电极连接在端子或外部电极上,如图5(单片式)和图6(阵列)所示。



图4 陶瓷层设计 图5 多层片状元件的内部结构





图6 多层阵列元件的内部结构

KKE0366-S-E

2.1.2 多层元件的端子

2.1.2.1 镍栅端子

镍栅层能避免银基金属层发生沥滤。锡层则可避免镍层氧化,从而确保良好的焊接质量。镍栅端子适用于所有常用焊接方法(如图7所示)。







2.1.2.2 银-铂端子

AgPt合金端子主要用于无铅回流焊(参见图8)。



图8 SMD多层压敏电阻的AgPt端子

备注:

多层CTVS坚固耐用的结构使其在常用焊接过程中既能承受热应力,又不会发生机械或电气损坏。

2.1.3 多层元件的标记

在多层元件上没有任何标记。

2.2 引线式CTVS - 引线式瞬态电压/RFI抑制器(SHCV)系列

2.2.1 引线式CTVS本体

引线式产品是由一个多层电容器和一个多层压敏电阻集成到一个元件中组成的。最终产品涂有阻燃环 氧树脂涂层(符合UL 94-V0标准)。





2.2.2 SHCV端子

镀锡铁导线(兼容RoHS指令),参见图9。

2.2.3 SHCV的标记

更多信息请参见相应的数据表。

2.2.4 SHCV系列元件引线的机械强度

引线符合IEC 60068-2-21标准的要求。只能从搪瓷端进行弯曲(距离末端最少4 mm)。当将引线弯折到 一定的形状时,必须为引线-元件连接处提供支撑。最小弯曲半径应为0.75 mm。

2.3 CTVS微结构和导电机制

在特定条件下将氧化锌 (ZnO) 与其他金属氧化物添加剂烧结到一起, 就会生成多晶陶瓷, 其晶界电阻表 现出与电压之间的非线性关系 (图12)。这种现象称为压敏效应。

多个微型压敏电阻通过串并联方式连接到一起,就形成了多层CTVS的电气特性(如图10所示)。



图10 多层CTVS微结构中的导电通道

图11所示为CTVS陶瓷(由ZnO颗粒和Bi₂O₃等次生相组成)的微结构。氧化锌颗粒本身具有很好的导电性,但是其他氧化物形成的晶粒间边界则是高阻性的。





当氧化锌颗粒通过一个晶粒间层连接起来时,烧结过程就会产生微观结构或"微型压敏电阻"。这种微型 压敏电阻的电气特性与背靠背连接的半导体二极管非常相似(图12)。

CTVS烧结本体内微型压敏电阻的串并联连接也解释了其为何具有很高的电气负载能力(与半导体元件相比)。半导体中的功率几乎全部都是在薄薄的p-n结区域内消耗的,而在CTVS中则是分布在所有微型压敏电阻上(也就是说均匀分布在元件的整个有效容积内)。每个微型压敏电阻都以氧化锌颗粒的形式提供了能量吸收功能,而且还具有良好的热接触效果。这样就可以提供较高的能量吸收和卓越的浪涌电流抑制能力。



2.4 电气特性和等效电路

图13所示为多层压敏电阻的简化等效电路(适用于所有CTVS)。使用该电路可以解释压敏电阻在不同电流范围内的电气特性。





图13 多层压敏电阻等效电路

图例:	

L	电感
С	电容
R _{IG}	晶粒间电阻 (ρ≈ 10 ¹² 到10 ¹³ Ωcm)
Rvar	理想压敏电阻 (0到∞ Ωcm)
RB	体电阻 (ρ= 1到10 Ωcm)

2.4.1 小漏电流区域

在漏电流区域,理想压敏电阻的电阻会趋向于∞,因此可以将其忽略(因为晶粒间电阻占大多数)。因此 R_B≪R_{IG},从而可以得到如图14所示的等效电路。

欧姆电阻R_{IG}决定了小电流下的电气特性, V/I曲线从指数变为线性(下降区域)。R_{IG}显示出独特的温度依赖性, 因此漏电流明显增大就必然意味着温度上升。



图14 等效电路 – 小漏电流区域

2.4.2 开关模式区域

既然R_{VAR} ≪ R_{IG}且R_B ≪ R_{VAR},那么R_{VAR}就决定了最终的电气特性(图15)。V/I曲线(图17)可以用指数函数的简单数学描述来近似表示(2.5.1节公式3),其中 α > 30(曲线在log-log坐标上基本上可视为一条直线)。





图15 等效电路 – 击穿区域

2.4.3 大电流区域(钳位区域)

此时理想压敏电阻的电阻接近于零。这就意味着:

 $R_{VAR} \ll R_{IG} 且 R_{VAR} < R_B$ (图16)。

ZnO的欧姆体电阻使得V/I曲线恢复线性特性(上升区域)。



图16 等效电路 – 击穿区域

图17所示为CTVS在不同电流区域的电气特性。



下一节将对CTVS V/I特性进行详细说明。

请仔细阅读"重要事项"和"敬告和警告"。 本出版物是翻译文件,具体内容请以英文版为准。



2.4.4 电容

图13中的等效电路表示CTVS元件的电容(请参见第2.4节)。

2.4.5 电感

该等效电路表示的是CTVS元件的电感。

实际CTVS陶瓷元件的响应时间在皮秒范围内。多层压敏电阻、ESD/EMI滤波器和CeraDiodes都采用了低电感端子设计,因此具有非常短的响应时间 (<0.5 ns)。更多详情请参见"保护标准"一章第1.2.1节"符合 IEC 61000-4-2标准的静电放电 (ESD)"。

而对于SHCV来说,连接引线的电感会使响应时间延长至数纳秒。因此,必须尽可能采用合适的安装方 法以确保最低的电感(比如使用最短的引线)。

2.5 CTVS V/I特性

2.5.1 表示形式

CTVS元件的V/l特性与幂函数非常类似(奇数指数),因此显然可以使用后者来对其进行描述(公式1)。 鉴于曲线是对称的,所以出于简化目的,图中只显示了一个象限(图18)。



图18 线性坐标下的V/I特性曲线

 $I = K \cdot V^{\alpha}$

α > 1 (等效电路1)

I 通过CTVS的电流

V CTVS两端的电压

K 陶瓷常数(视具体CTVS型号而定)

α 非线性指数(曲线非线性度的度量)

也可通过压敏电阻值及其在预设电压下的快速变化对这些曲线背后的物理原理进行解释(公式2),该现象是CTVS保护原理的基础(图19)。





$$R = \frac{V}{I} = \frac{V}{K \cdot V^{\alpha}} = \frac{1}{K} \cdot V^{1-\alpha}$$

(等效电路2)

如果将公式1和2显示在一个log-log坐标下,那么幂函数就会显示为一条直线(可分别参见图20和公式3 或者图21和公式4)。



实际上这就是CTVS特性曲线的唯一表现形式(图20和21)。Log-log坐标系的另一个好处是可以显示更 广范围的V/I曲线(超过10的10次方)。

很明显,简化公式1到4只能对CTVS的开关模式进行描述,因此无法覆盖下降和上升区域。因此就需要公式5所示的数学描述。

 $\log(V) = b1 + b2 \cdot \log(I) + b3 \cdot e^{-\log(I)} + b4 \cdot e^{\log(I)}$ I > 0 (等效电路5)

2.5.2 确定非线性指数α

从CTVS的V/I特性曲线上读取两对电压/电流值(V1/I1和V2/I2),然后代入公式3中,就能解出α。 log(I) = log(K) + α · log(V) (等效电路3)

$$\alpha = \frac{\log(I_2) - \log(I_1)}{\log(V_2) - \log(V_1)}$$
(等效电路6)

一般来讲, 通过V/I特性曲线上1A和1 mA的数值对就可以根据公式6解出α的值。

2.5.3 公差带的表示

而每个CTVS实际的V/特性都会出现一定程度的偏差(如图22所示)。这主要是因为制造和装配过程参数的微小波动造成的。对于某种型号的CTVS产品来说,它们的V/I曲线应该完全位于明确规定的公差带之内。如图22所示就是电压等级为K14的多层压敏电阻(MLV标准系列,CT0805K14G型)的公差带。此处的电压等级K14表示多层压敏电阻的最大交流工作电压为V_{PMS,max} = 14 V,而压敏电阻公差为K=±10%。



图22

V/I特性曲线中的公差极限

CTVS共有两种工作条件。在正常电压下工作时,CTVS必须具备高阻性。而在过压条件下,则必须具有良好的导电性。



这两种条件对应于CTVS元件V/I曲线的两个部分:

- 曲线左半部分 (<1 mA)
- 这一部分曲线对应"大电阻"模式,电路设计者只需要知道给定工作电压下的最大漏电流即可。 因此,图中所示即为公差带的下限。
- ■曲线右半部分 (>1 mA)
- 这一部分曲线对应过压条件下的"小电阻"模式,电路设计者主要需要考虑最差情况下CTVS上的电压降。图中所示即为公差带的上限。
- 这两部分曲线之间的1 mA"分割线"并没有实际的物理意义,只是在测量压敏电阻电压VV(也 被称为击穿电压VBR)时用作标准参考(请参见CeraDiodes数据表)。

举例来说:

■ 公差带

CTVS V/I特性(图22)中的曲线A显示了虚线所示极限之间的公差带平均值。在1 mA时的平均值表示压敏电阻电压(在此例中为22 V)。公差K ±10%对应于该值,因此在公差带范围就 是从19.8到24.2 V(区域②)。

■ 工作电压下的最大漏电流

对于MLV标准系列CT0805K14G型压敏电阻来说,最大容许工作电压为18 VDC。根据MLV 在公差带中的实际值(图22),可以计算出室温下的漏电流在6·10⁻⁶ A到2·10⁻⁴ A之间(区域 ③)。如果MLV在更低电压下工作,那么最大容许漏电流就会减小(比如在10 VDC电压下的最 大电流为2·10⁻⁶ A)。

在最坏情况下最大容许交流工作电压的峰值

(v = √2·14 = 19.8 V)会产生1 mA的欧姆漏电流峰值。

■ 浪涌时的最大钳位电压(防护等级)

假设浪涌电流为100 A, 那么根据MLV在公差带中的实际值, MLV两端的电压将会增加到65 V到80 V之间(区域④)。



2.6 术语及解释

2.6.1 工作电压Vop

产品表格中规定了最大交流和直流工作电压。只有在瞬态条件下才允许超出这些数值。AUTO型(参见 MLV汽车级E系列)可以承受最多5分钟的过压(跳线起动)。

最大容许交流工作电压可用于对同型号元件的不同电压额定值进行区分。

在绝大多数应用中,工作电压是一个已知参数,因此产品表格中的CTVS元件是按照最大容许工作电压 排列的,以简化不同CTVS尺寸之间的比较。

2.6.2 瞬态浪涌电流Isurge和浪涌电压Vsurge

短时电流 - 尤其是过压导致的短时电流 - 也被称为浪涌电流或瞬态电流。

CTVS能够处理的最大浪涌电流I_{surge,max}取决于在设备寿命周期内施加的脉冲幅值、持续时间以及脉冲数。CTVS承受规定波形单个脉冲的能力由产品表格中规定的最大非重复性浪涌电流决定。

如果脉冲持续时间超过20 ms或者施加多个脉冲, 那么浪涌电流必须降额(如第2.7节所述)。

2.6.2.1 最大浪涌电流Isurge,max和最大浪涌电压Vsurge,max

根据IEC 62475标准,最大非重复性浪涌电流通常使用一个8/20 ms波形来定义(上升时间8 ms/衰减到 一半的时间20 ms),如图23所示。该波形近似于一个20 ms的矩形波。在矩形波定义的浪涌电流降额曲 线中可以看出,在水平分支和20 ms斜率之间存在一个拐点。

对于电信压敏电阻(参见浪涌保护系列)来说,还根据IEC 60060标准额外定义了一个10/700 µs 浪涌电 压波形的最大浪涌电流(上升时间10 µs /衰减到一半的时间700 µs)。其他常用浪涌电流和浪涌电压波 形如下表所示。





图23

符合IEC 62475标准的波形

常用Ts/Tr比

浪涌电流	浪涌电压
4/10 µs	1.2/50 µs
8/20 µs	10/700 µs
10/350 µs	
10/1000 µs	

2.6.3 能量吸收

CTVS的能量吸收能力与浪涌电流的关系可表示为

$$W = \int_{t_0}^{t_1} v(t) \cdot i(t) dt$$
 (等效电路7)

其中v(t)表示CTVS在电流通过期间的电压降。

2.6.3.1 最大吸收能量Wmax

需要持续时间相对较长的浪涌电流来测试最大能量吸收能力。根据IEC 62475标准的要求,通常使用2 ms的矩形波来进行该项测试。

在产品表格中,最大吸收能量也是针对2 ms浪涌电流而定义的。







2 ms浪涌电流波形 (符合IEC 62475标准)

2.6.4 平均功耗Pdiss

如果是根据最大容许工作电压选择CTVS元件的话,就可以忽略其所产生的功耗。

但是,如果在规定的隔离周期内所发生的一系列浪涌脉冲之间,压敏电阻没有足够的时间来冷却,那么 就必须将额定最大功耗考虑在内。

2.6.5 压敏电阻电压Vv

压敏电阻电压指的是向设备上施加1 mA电流时CTVS两端的电压降。它并没有特别的物理意义,但是常 在选择过压保护元件时被用作一个比较实用的标准参考。压敏电阻电压的公差均指在25 °C温度下。

请注意:

在对公差进行测试时,必须短暂地施加1 mA电流,以避免因为CTVS发热而影响测量结果(参见第 2.6.10节"V/1特性的温度系数")。电流通过时间应在0.1到2.0秒之间(典型值为1秒)。

2.6.6 击穿电压VBR

击穿电压VBR主要用于CeraDiodes元件。如果二极管电压增大(比如因为ESD脉冲),那么CeraDiode 电压就会在VBR处击穿。然后电流IR就会流经二极管。击穿电压VBR规定的就是电流IBR=1 mA 条件下的电压。



2.6.7 防护等级 (钳位电压) V_{clamp}

防护等级指的是当浪涌电流> 1 mA时CTVS两端的电压降。V/I特性曲线显示最大防护等级是浪涌电流 (8/20 ms波形)的函数。

如果将CTVS元件与半导体元件的保护特性进行比较,那么CTVS可能会有更高的防护等级。对于绝大 多数最新设计来说,CTVS元件的防护等级都完全够用。

2.6.7.1 传输线脉冲(TLP)测量

TLP测量能够精确揭示MLV或半导体二极管等电子保护设备的特性。

在测量过程中,首先由一个充电的50 W传输线生成相应的电脉冲,然后通过一个衰减器及后续较短的 50 W传输线进行放电 (如图25所示)。



图25

用于TLP测量的测试装置

与IEC 61000-4-2或61000-4-5标准所规定的ESD脉冲测试环境不同,阻抗匹配的传输线没有寄生电容 或电感,因此可以在TLP发生器和设备之间实现最小畸变的脉冲传递。

通过这些措施,就可以施加确定形状的超短脉冲。100 ns宽和上升时间在次ns范围内的矩形脉冲通常被用于TLP设备特性分析。脉冲宽度取决于发生器传输线长度L和矩形波沿着传输线传输的速度v。

$$T_{TLP} = \frac{2 \cdot L}{V}$$

(等效电路8)



他参数依次为, v表示光在真空中的速度co, 所乘权重为介电常数ɛr, 传输线电缆的TLP, 单位分别为:

$$v = \frac{c_0}{\sqrt{\epsilon_{r,TLP}}}$$

(等效电路9)

T _{TLP}	[S]	传输线脉冲宽度
L	[m]	发生器传输线长度
V	[m/s]	TLP波传播速度
C ₀	[m/s]	真空光速
ε _{r,TLP}	[1]	传输线电缆的介电常数

由于待测设备通常与50W传输线都不匹配,因此输入电流l_{inc}和电压V_{inc}都会部分受到设备的反射,从而 会使电流l_{ref}和电压V_{ref}的一部分波形以反方向朝着发生器传播。总的设备电压V_{TLP}和电流I_{TLP}来自输入和 反射波形的叠加。通过适当确定传输线与设备之间的长度,可使输入和反射波形在有限的时间窗内在衰 减器出口处会合,并被专门放置在那里的一个示波器检测到。

衰减器能够抑制Vref和Iref波形的进一步传播,否则它们就可能在脉冲发生器出口处再次发生反射并返回测量点(从而可能冲淡测量结果)。图26所示是一个CTVS元件在100 ns宽度TLP测量中的电压响应。



图26

100 ns传输线脉冲 (TLP) 下典型 CTVS元件的电压响应,波形由 NoiseKen INS-4040发生器产生, 使用LeCroy WaveRunner 104Xi高 速示波器观察。

TLP方法可在清晰定义的测试脉冲和环境边界条件下,精确记录保护设备的V/I特性(特别是在大电流区域),如图27所示。短脉宽可以避免待测设备因为自发热而损坏。此外,还可以精确揭示保护设备钳位动作的起始时间。





图27 通过TLP测量观察到的典型CTVS元 件在大电流区域的V/1特性

可以根据公式7计算TLP脉冲的能量,其中v(t)表示VTLP,i(t)表示ITLP。

2.6.8 电容

产品表格中给出了在1 kHz或1 MHz测量频率下的电容值(视具体电容大小而定)。因为根据IEC 60384 电容标准,随着测量频率下降,电容值会相应增大。从表中数值可以看出,CTVS元件与多层陶瓷电容器 特性相似,而且滤波特性与1类MLCC相似。

在数据表中分别列出了规定(最大)和典型电容值。规定电容值代表了特定的产品特性。典型电容值具有 信息特征,主要用于技术相近产品的大致比较,不会进行出厂检验。参数的典型值范围并未定义具体的 上下限。如果您在规定值和公差范围方面有特殊要求,请与您的爱普科斯(EPCOS)代理商联系。

2.6.9 响应特性,响应时间

CTVS陶瓷元件的瞬态响应时间在次纳秒范围内,因此压敏电阻能够足够快地处理电流陡度高达50 A/ns的ESD瞬态。

本文所述CTVS元件的响应时间为:

SMD封装(多层元件)	<0.5 ns
引线式封装(SHCV系列)	<25 ns



之所以会有不同的响应时间,是因为不同封装类型(比如SMD或引线式)的串联电感不同造成。电感越 小,响应时间就越短。

这就使得多层CTVS元件成为ESD保护的理想之选。请参见"保护标准"一章第1.2.1节"符合IEC 61000-4-2标准的静电放电 (ESD)"。

如果需要处理边缘陡峭的浪涌电流,那么电路设计者在设计PCB布局时请务必确保电感越小越好。

2.6.10 V/I特性的温度系数

CTVS显示出负的电压温度系数。图28所示为典型的CTVS动态特性。



图28

V/I特性的典型温度依赖性

随着电流增大,这个温度系数会随之减小,当电流达到1 mA以上时就可以完全忽略该系数。在高温下, 漏电流会大幅增大(特别是在µA区域内)。

压敏电阻电压/击穿电压的温度系数如公式10所示 (在1 mA电流下):

 $|TC| < 0.5 \cdot 10^{-3}/K = 0.05\%/K = 1\%/\Delta 20 K$

(等效电路10)



2.6.11 电容的温度系数

CTVS电容的典型温度依赖性如图29所示。

CTVS电容的典型温度系数为≤0.1%/K。



图29

2.6.12 工作温度Top和储存温度Tstg

在产品表格中规定了各型产品的工作和储存温度范围限值。如果要在超过规定最大工作温度Too.max以上 条件下使用CTVS, 请使用下一节介绍的降额曲线。

2.7 隆额

降额是在使用设备时有意降低最大额定值。以下是特别适合CTVS元件降额使用的条件:

■ 非重复性浪涌电流和能量吸收条件下的降额

■ 在更高工作温度条件下的降额

2.7.1 非重复性浪涌电流条件下的降额

CTVS元件的一个典型特征就是,其最大容许浪涌电流及能量吸收额定值都依赖于脉冲形状,脉冲持续 时间以及在CTVS寿命周期内的负荷重复次数。

CTVS电容的温度系数



特定最大容许浪涌电流的降额可以取自某型元件曲线乘以重复次数(10^x)。浪涌降额曲线主要取决于 CTVS的外壳尺寸及电压额定值。此类降额曲线可在数据表中找到。

可以使用以下公式,由降额曲线计算出最大容许吸收能量

 $W_{max} = V_{max} \cdot I_{surge,max} \cdot t_{r,max}$

(等效电路11)

2.7.2 在更高工作温度下的降额

下表列出了各型CTVS系列元件的典型最大工作温度值:

	T _{op,max}
CeraDiode系列	+85 °C
低钳位电压系列	+85 °C
ESD/EMI滤波器系列	+85 °C
标准系列	+125 °C
汽车级E系列	+150 °C

要让CTVS在超过这些数值 (85 °C、 125 °C或150 °C) 的温度下工作, 必须根据图30对以下参数进行 降额:

■ 最大工作电压

■ 最大浪涌电流

■ 最大吸收能量

■ 最大平均功耗





降额曲线1	降额曲线2	降额曲线3
T _{op,max} = 85 °C	T _{op,max} = 125 °C	T _{op,max} = 150 °C

更多详情请参见相应系列产品数据表中的产品表格。

2.7.3 气候类别

IEC 60068标准所规定的极限温度在产品表格中被表示为LCT (下限类别温度)和UCT (上限类别温度)。

2.8 过载响应

2.8.1 中等过载

最大1.5倍于规定数值的浪涌电流或连续过载就会导致压敏电阻电压/击穿电压变化量超过±10%。 CTVS在绝大多数情况下都不会损坏,但是可能会导致电气特性和使用寿命发生不可逆转的改变。

2.8.2 严重过载

远超于规定额定值的浪涌电流将会穿透CTVS元件。在极端情况下,CTVS甚至会爆裂。

过大的稳态过载会融化ZnO颗粒,而导电通道由ZnO的体电阻组成,该电阻远远小于原来CTVS的电阻。因此,漏电流会急剧增大,最后形成短路。过载会令CTVS陶瓷过热,从而导致周围的PCB燃烧或使CTVS断开与电极之间的焊接连接(开路)。



2.9 储存

所有爱普科斯 (EPCOS) 陶瓷瞬态电压抑制器在收货后必须在规定的时间内投入使用:

型号	储存时间
带镍栅端子的CTVS	12个月
采用银铂端子的CTVS	6个月
引线式CTVS (SHCV系列)	24个月

这里的限制因素是外部端子的可焊性。压敏电阻陶瓷本身的属性并不受储存影响。

请将零件保存在原始包装内,避免因端子氧化而导致任何焊接问题。

更多详情请参见"焊接指南"一章。

储存温度	-25 °C to 45 °C
	-25 °C - 45 °C
最大相对湿度(非冷凝)	< 75%, 年平均湿度
	< 95%, 每年最多30天

2.10 事先损坏

所规定的数值仅适用于在交付过程中事先未受到电气、机械或热损坏的CTVS。